Entered by vincent.chaumat from 134.158.195.144 on Tue Oct 19 14:12:56 2021; frequence DG3
|
La fréquence des signaux de déclenches du DG3 (diag ) est conforme à celle de l'IHM en salle de controle:
Une des voies (ch16) avait un retard supérieur à la période du 5Hz interdisant un fonctionnement correcte du générateur
de retard. |
|
Entered by Moutardier Alexandre from 134.158.195.144 on Fri Oct 29 10:47:58 2021; décalage de "seulement" 40µs
|
Suite a un oublis de sauvegarde de la configuration décalé de 100µs, et un redémarrage du ds sim, il a fallu refaire les décalage
de retard.
Nicolas trouvant que 100µs était trop, j'ai cherché le minimum de retard possible pour avoir un signal sur la caméra |
|
Entered by Nicolas Delerue from 134.158.195.142 on Mon Jan 3 17:00:57 2022; Synchro redemarree
|
| La synchro a ete redemaree avec les reglages de la memoire 6. |
Entered by Nicolas Delerue from 134.158.195.142 on Mon Jan 3 17:00:57 2022; RE: Synchro redemarree
|
Declenchement OK
Entered
by Nicolas Delerue from 134.158.195.142 on Mon Jan 3 17:00:57 2022 wrote:
La synchro |
|
Entered by Nicolas Delerue from 80.119.21.73 on Tue Jan 4 15:26:37 2022; Tous les DEG avaient été réinitialisés...
|
Tous les DEG avaient été remis à zéro... Peut-être qu'une interface synchro était ouverte au moment où
le DS a été rechargé?
J'ai remis la config 6. |
|
Entered by Super Team from 134.158.195.141 on Fri Jan 14 10:44:08 2022; RE: Démarrage des DS des générateurs de retard
|
MAUVAIS REPERTOIR !!!
Pour lancher les 2 DS il faut faire :
cd /data/shared/tangoscripts/DeviceServer/DS_CALC/Synchro/ |
|
Entered by Nicolas Delerue from 134.158.195.144 on Fri Feb 4 15:25:32 2022; Trigger RDPY etait sur SSE
|
Le trigger de la voie 14 du generateur 3 (diags) qui correspond a une redpitya etait sur SSE (tir unique). Il a ete remis sur EXT (mode normal avec declenchement
externe). |
|
Entered by Vincent Chaumat from 134.158.88.158 on Tue Mar 1 16:58:19 2022; Signaux de déclenchement
|
Aujourd'hui, François et moi avons mis à jour le firmware de la CPLD du systeme de génération des voies de déclenchement.
Les "coups manqués" ont disparu, 3 pendant pendant 6 H de fonctionnement (environ 1 tous les 10s avant) |
Entered by Vincent Chaumat from 134.158.88.158 on Thu Mar 3 13:23:06 2022; Phase relative oscillateur laser/3GHz 
|
Sensibilité en Phase du systeme de mesure temps réel de la phase relative entre l'oscillateur laser PC et le 500MHz
1 °3GHz/mV la précision de la mesure est de 1.5 °3GHz eff
|
|
Vincent; synchro ep anneau
|
IHM des reglages des retards des éléments.
data/Shared/Interfaces/panneaux/Synchro/
ipython ep_delays.py |
|
Entered by Nicolas Delerue from 134.158.195.144 on Tue Nov 29 18:26:03 2022; Reboot de DEG-3
|
Le generateur DEG-3 [diag] etait partiellement plante (plus de reponses a certaines commandes).
Il a ete redemaree et reponds a nouveau normalement.
|
|
Entered by Nicolas Delerue from 134.158.195.141 on Thu Jun 8 13:27:52 2023; Ajout du bouton "phase scan off" sur l'IHM phase.py
|
Le bouton "phase scan off" a ete ajoute sur l'IHM phase.py (faire un git pull pour recuperer la nuvelle version)
|
|
Entered by Nicolas Delerue from 80.119.21.73 on Thu Sep 28 17:48:37 2023; Dephaseur 33MHz inséré
|
Le déphaseur 33MHz a été installé. Il est piloté par ER/CA/RAC.05-API.AO1/AO7
|
|
Entered by Super Team from 134.158.195.141 on Wed Oct 18 17:39:42 2023; shift du 18 octobre 2023
|
Le programme CPLD a été modifié puis remis à (33x33 ==> 33x41 ==> 41MHz avec ligne à retard externe) aujourd'hui
Un ampli a été ajouté sur la voie du 33MHz puis enlevé
Ajout d'un pickup sur le 500MHz envoyé à la cavité CFP |
|
VC; Mesure jitter 5000MHz
|
La mesure du jitter en les 500Li et Ri est de 7ps Sdev (22ps FW10%)
(les mesures anormalement hautes du début de semaine étaient dues à une érreur de parametrage de la mesure, seuil
dT@level en relatif ) |
|
Entered by Vincent Chaumat from 134.158.76.115 on Thu Oct 26 17:00:50 2023; Schéma de synchro au 26-10-2023
|
le cablage de la synchro en baie 9 a été 'mis au propre" conformément au schéma ci joint
Dans l'état, le jitter entre les 2 500Li et Ri mesuré en baie 8 est de 7 ps Sdev et 22ps FW10% (sur 1mn)
la mesure est aussi faite en baie 9 à travers un mélangeur (Wac3-ch3) (l'étalonnage amplitude /temps en sortie de mélangeur |
|
Entered by Vincent Chaumat from 134.158.76.115 on Fri Nov 24 14:12:25 2023; Liste des signaux de synchro et de cables utilisés
|
distribution du systeme entre baie 8 baie 9 et sous systeme
https://atrium.in2p3.fr/c3aa1ee8-ef12-47c6-b9f0-25641bf71744
|
|
VC, KD, ND; Balayage du depahsage laser
|
Dephasage entre les deux signaux 33MHz en sortie du gene Rigol lors d'un balayage de valeur PhaseShifterPhaseFemtoSeconds dans LI/OP/OPT.02-LAS.01-SPS.01
(figure 1)
Idem avec en plus un balayage en phase de la sortie 1 du Rigol (figure 2). |
|
Entered by Nicolas Delerue from 80.119.21.73 on Fri Feb 2 11:13:40 2024; Changement temporaire de fréquence
|
11h10 À la demande de Kevin, passage temporaire du linac de 2998550500Hz à 2998550000Hz puis retour à 2998550500Hz.
Fréquence anneau inchangée. |
|
VC; Synthé anneau baie 9
|
Pb résolu: il fallait etaindre et redémarrer le synthé (le cable réseau avait été débranché et
rebranché pour test ce matin sans que la connexion se refasse)
|