Pour provoquer un declenchement force du DEG3 il faut regler les canaux a declencher sur SSE

et ensuite envoyer la commande

wget --no-cache -S --post-data 'elem=Run&val=true&end' "http://192.168.229.25/main.php"

C'est equivalent a l'appui de Run/Stop sur l'interfqce web: http://192.168.229.25/

Les codes de synchro ont ete mis a jour et testes.

Il est maintannt possible de passer a 25Hz sur le linac et l'anneau. Les diags sont limites a 8,33Hz.

11h10 À la demande de Kevin, passage temporaire du linac de 2998550500Hz à 2998550000Hz puis retour à 2998550500Hz.

Fréquence anneau inchangée.

Les codes de synchronisation gérant les taux de répetition des différentes parties de la machine ont été partiellement changé.

Une difficulté est apparu avec le code permettant de générer du 50Hz.

Pour l'instant l'affichage de l'IHM ne corresponds pas à ce qui est généré, un git pull sera fait quand les problèmes seront résolus.

Des tests sont en cours.

Apres le changement de longueur de l'anneau: la freequence 500Ri est de 500.07MHz  => 33Ri = 33.338MHz

Frequence 3GLi=2998.550500MHz

avec ces deux fréquences le systeme de synchronisation est instable :

500li 500ri   ok

500li 41li ok

500ri 33ri ok  (attention le script  ne modifie pas la fréquence sur les 2 channels du géné 33 mais seulement sur CH1 => à corriger pour modifier CH2 en meme temps que CH1)

le 10Hz est synchrone avec les 500 Ri et Li (pas de coup manqué)

le 33Ri saute de "bucket" 500  sur 3 buckets

le systeme fonctionne à 500RI = 500.25MHz

les premiers tests montrent  que lorsque l'on baisse la fréquence anneau de 10KHz, le pB apparait sur le 33Ri

=> possibilité de faire un sript pour changer la fréquence linac pour voir si on n'est pas dans un "trou"?

La carte synchro CPLD du chassis synchro a les sorties DEG 2 3 4 qui se décale par rapport à la sortie DEG1 (50 Hz) avec un taux de répétition aléatoire. Le Décalage temporel est constant (5ms) entre les front montant DEG1 et DEG 2 3 4.

voir la prise d'écran ci dessous: partie haute acquisition (jaune deg1 rouge deg 2 bleu deg3 vert deg4) la partie basse est le zoom de la partie haute (surbrillance)

Changement de carte synchro

le MCT2 de la carte en place à bruler

Branchement temporaire

Canal 4 du DEG2 => E2 panneau de brassage synchro => cable 90382 => port A2 panneau FBT

Le 500MHz Li entre baie 8 et 9 passe par le cable heliax 90358

baie8-E7  baie 9-D1

sensibilité mélangeur    180° 500MHz   => 100mV  ie pente autour de la valeur moyenne (-30mV) 2mV/degré 500MHz

Dephasage entre les deux signaux 33MHz en sortie du gene Rigol lors d'un balayage de valeur PhaseShifterPhaseFemtoSeconds dans LI/OP/OPT.02-LAS.01-SPS.01 (figure 1)

Idem avec en plus un balayage en phase de la sortie 1 du Rigol (figure 2).

Script dans /tmp_mnt/data/operateur.thomx/Documents/SCRIPTS/test_scan_phase_CFP_with_laser.py

Suite aux modifications sur le laser photocathode le temps de déclenchement du laser photocathode était trop tard. Il a été changé de -8us à -8.20us.

Une nouvelle recette a été sauvée. Elle a aussi été mise en mémoire 9 des générateurs de retard.

Le bouton "phase scan off" a ete ajoute sur l'IHM phase.py (faire un git pull pour recuperer la nuvelle version)

Two buttons have been added to the repetition rate interface (see attached screen shot):

- "diags only": Will inhibit all channels from the ring and linac delay generators

- "restore linac and ring": Will set all channels of the ring and linac delay generators to External triggering.

A git pull has been done.

Timing opérationnel

les voies des DG2-DG3 sont éteintes

- keep original text -

Alignement laser :

position iris :
- X: 5.985 mm
- Y : 3.552 mm

Phase Qmax : 362°

Charge phase avec iris @3mm

pB avec le DG 4

(malgré plusieurs reboot du chassis)

pilotage par IHM impossible (par la page propriétaire http://192.168.229.124/  c'est possible)

température DG de 36.6°C ( les autres sont à 32.6°C)

la pll du DG saute (hier soir impossible de le redémarrer)

il faudra peut etre contacter GreenField, et peut etre acheter un spare...