Suite des investigation avec François W ce matin:

Les codes "fréquence" sont bien transmis jusqu'à la CPLD de la carte synchro du chassis Synchro (Baie8), les fréquences programmées dans l'IHM sont bien mesurées en sortie de la carte synchro (signaux qui servent à déclencher les DGs en externe)

Nous avons testé le DG3 (baie 9) => avec un générateur d'impulsion qui donne la fréquence externe (Fext)

une voie de sortie est regardée au scope (CH20 EXT mode Width 5ms amplitude 5V)

pour toutes Fext> 1Hz Freq CH20 = 1Hz  !!!!!!! pour Fext < 1Hz Freq CH20 = F ext

Pour le DG2

avec un générateur d'impulsion qui donne la fréquence externe (Fext)

une voie de sortie est regardée au scope (CH7 EXT mode Width 5ms amplitude 5V)

pour toutes  Fext   Freq CH7 = Fext   (dans la limite de la largeur de l'impulsion de CH7)

je n'ai pas d'explication pour cette limitation sur le DG3

La synchro est en route (le synthé 3GHz) avait été arreté et redémarré mais avec des valeur par défaut

A signaler un "bug" de fonctionnement de l'interface de gestion des retards:

quand on décoche "la coche" actif d'une voie cela arrete le signal sur cette voie

Quand on re cocche actif rien ne se passe.

=> après avoir regardé à travers la page oueb 

quand on décoche on passe bien en mode inibit sur la voie  => OK

quand on recoche on passe en mode "SSE" => donc pas de signal si il n'est pas provoqué par le software!

La fréquence des signaux de déclenches du DG3 (diag ) est conforme à celle de l'IHM en salle de controle:

Une des voies (ch16) avait un retard supérieur à la période du 5Hz interdisant un fonctionnement correcte du générateur de retard.

Peut etre faudrait il limiter les retards et les largeurs (en soft) pour ne plus avoir ce genre de probleme

Vincent

NNous avons un pB qsur le DEG1 en salle de controle:

bien que ce soit la fréquence la plus élevée, il manque parfois des "coups" par rapport aux fréquences les plus basses Linac Diag...

cela explique les "tirs" ratés que l'on a parfois (pas de signal modulateur => pas de pulse HT

je ne sais pas à quel point cela peux faire disfonctionner le modulateur qui doit etre à 50Hz

le conditionnemt est en cours je ne peux pas investiguer plus

Des mesures préliminaires montrent un jitter entre la sortie DEG1-1 et la sortie DEG-4-8 de l'ordre de 25ps Sdev (sur 1K events)

Test du 7 01 2020 pour la connexion au EloG synchro

L'ajout du 16MHz anneau est nécessaire pour la synchro.

La modif est effectuée dans le chassis TriggerBox (baie 8) => sur la carte CPLD l'entrée IN2 (initialement mélange 3GHz linac - 125MHz ring) devient le 16MHz ring

la connection entre la baie 9 et la baie 8utilise le cable 90359 Baie9-D2 Baie-E8 (anciennement 10MHz

Résultats:

mesure effectuée entre le 125MHz anneau et une voie de timing du DG1

sur 1mn le jitter entre les signaux RF (500MHz ring 3GHz anneau et leurs sous-multiples) est de l'ordre de 110ps Sdev 

sur 40mn la largeur à 1% est inférieure à 600ps et la dérive de la valeur moyenne est de l'ordre de 300ps

l'ensemble des données est contenu dans un jitter inférieur à 1ns

Aujourd'hui, François et moi avons mis à jour le firmware de la CPLD du systeme de génération des voies de déclenchement. Les "coups manqués" ont disparu, 3 pendant pendant 6 H de fonctionnement (environ 1 tous les 10s avant)

Sensibilité en Phase du systeme de mesure temps réel de la phase relative entre l'oscillateur laser PC et le 500MHz

 1 °3GHz/mV  la précision de la mesure est de 1.5 °3GHz _eff

Schéma de la mesure :

en attaché

A travers le déphaseur intégré dans l’oscillateur on fait varier la valeur de la phase (en pas 0 à 17000)

La valeur de la tension est mesurée à l’oscilloscope (impédance 1MOhms) (data en attaché)

Un fit est réalisé (matlab) pour obtenir la pente : 364mV/rad. A 500MHz la sensibilité en temps est de 318ps/rad.

On a donc une sensibilité (autours du zéro en sortie du mélangeur) de 0.87ps/mV

Soit à 3GHz une sensibilité de l’ordre de 1  °3GHz/mV  la précision de la mesure est de 1.5 °3GHz _eff

La synchro n'est plus en place à l'heure actuelle.

un générateur permet d'avoir des signaux en sortie du DEG1(modulateur) et du DEG4(Linac)  (fréquence 10Hz)

La synchro a été remise le 09/04/2024, le rapport et en P.J.

Apres le changement de longueur de l'anneau: la freequence 500Ri est de 500.07MHz  => 33Ri = 33.338MHz

Frequence 3GLi=2998.550500MHz

avec ces deux fréquences le systeme de synchronisation est instable :

500li 500ri   ok

500li 41li ok

500ri 33ri ok  (attention le script  ne modifie pas la fréquence sur les 2 channels du géné 33 mais seulement sur CH1 => à corriger pour modifier CH2 en meme temps que CH1)

le 10Hz est synchrone avec les 500 Ri et Li (pas de coup manqué)

le 33Ri saute de "bucket" 500  sur 3 buckets

le systeme fonctionne à 500RI = 500.25MHz

les premiers tests montrent  que lorsque l'on baisse la fréquence anneau de 10KHz, le pB apparait sur le 33Ri

=> possibilité de faire un sript pour changer la fréquence linac pour voir si on n'est pas dans un "trou"?

le cablage de la synchro en baie 9 a été 'mis au propre" conformément au schéma ci joint

Dans l'état, le jitter entre les 2 500Li et Ri mesuré en baie 8 est de 7 ps Sdev et 22ps FW10% (sur 1mn)

la mesure est aussi faite en baie 9 à travers un mélangeur (Wac3-ch3) (l'étalonnage amplitude /temps en sortie de mélangeur n'est pas réalisé)

une dérive existe toujours, (non quantifiée et très variable au cours du temps)

Les codes synchros présent dans l'IHM phase et fréquence sont opérationnel (ancien code max 10Hz)

test d'un code CPLD à 25Hz   => cela fonctionne.

le systeme est remis sur le code de REFERENCE à 10Hz

Systeme de synchro 500li*500ri 41li&33ri(1ns) 41li

Les mesures sont effectuées en baie 8 (Oscilloscoope 760zi)  prétrig sur signal 10Hz (C1)  (output DEG4 sdc) puis déclenche sur 500Ri (C2) pour une meilleure stabilité de lecture et de mesure

10K échantillons sur les trend représentent environ 20minutes d'acquisition

=> sur 40 minutes la dérive de la phase relative en le 500li et le 500ri n'excede pas 2ps pic à pic et avec une Sdev inférieur à 5ps  (Courbe F1 et F2)

=> sur 40 minutes la variation de la phase relative entre le signal de déclenche à 10Hz et le 500Ri (F4) est de l'ordre de 200ps pic à pic et une Sdev de l'ordre de 100ps

distribution du systeme entre baie 8 baie 9 et sous systeme

https://atrium.in2p3.fr/c3aa1ee8-ef12-47c6-b9f0-25641bf71744

Les performance de la synchro de ThomX au 16 mai 2025 sont:

Le jitter 500MHz Ring  500MHz Linac est de 8ps Sdev et   95% es événement dans  20ps   100 % dans 80ps (quelquesoit la fréquence de répétion)  (Jitter rapide)

Le jitter entre les voies de synchro Linac et Ring  est contenu dans 100ps (quelquesoit la fréquence de répétion) (jitter rapide)

La varition du temps entre les timing ring (drift timing) (quelquesoit la fréquence de répétion)

sont inférieurs à 3ns entre le modulateur et le linac

sont inférieurs à 1.5ns entre le  modulateur et les diag

sont inférieurs à 200ps entre linac et ring (mesure plus précise avec jitter rapide)

Décalage de tous les délais de 100us effectué par Alexandre M.

Cela permet de trigger les caméras avec les ~ 70us d'avance. Caméras linac et photoCathode, réglées à 0 dans l'IHM des retard.

Impossible de passer à un trigg diag à plus de 1 HZ