HOME Prise de donnees MML Controle commande Simulations Notes Hardware Ligne X Laser Interaction Diagnostiques Synchronisation
Synchronisation
  Elog synchro, Page 3 of 6  Not logged in ThomX    logo
Entry   Entered by Vincent Chaumat from 134.158.76.115 on Tue Mar 5 13:07:18 2024; Changement de fréquence anneau => pB synchro 
Apres le changement de longueur de l'anneau: la freequence 500Ri est de 500.07MHz  => 33Ri = 33.338MHz

Frequence 3GLi=2998.550500MHz

avec ces deux fréquences le systeme de synchronisation est instable :
Entry   Entered by Nicolas Delerue from 80.119.21.73 on Fri Feb 2 11:13:40 2024; Changement temporaire de fréquence 
11h10 À la demande de Kevin, passage temporaire du linac de 2998550500Hz à 2998550000Hz puis retour à 2998550500Hz.

Fréquence anneau inchangée.
Entry   VC..;  
 
Entry   VC, KD, ND; Balayage du depahsage laser scan_laser_shift.jpgscan_gene_with_laser.jpg
Dephasage entre les deux signaux 33MHz en sortie du gene Rigol lors d'un balayage de valeur PhaseShifterPhaseFemtoSeconds dans LI/OP/OPT.02-LAS.01-SPS.01
(figure 1)

Idem avec en plus un balayage en phase de la sortie 1 du Rigol (figure 2).
Entry   VC,ND; Ajustement temps déclenchement laser 
Suite aux modifications sur le laser photocathode le temps de déclenchement du laser photocathode était trop tard. Il a été
changé de -8us à -8.20us.

Une nouvelle recette a été sauvée. Elle a aussi été mise en mémoire 9 des générateurs
Entry   VC; , entered from 134.158.76.115 
Timing opérationnel

les voies des DG2-DG3 sont éteintes

- keep original text -
Entry   VC; mesure synchro 
démarrage mesure stabilité de "phase" longue durée (100K pts 10Kpts environ 20mn)

freq Ring 500.25MHz

500li*500ri
Entry   Entered by Vincent Chaumat from 134.158.76.115 on Mon Dec 18 08:42:10 2023; Mesure Jitter 500MHz versur 10Hz jitter--00002.pngjitter--00003.png
Systeme de synchro 500li*500ri 41li&33ri(1ns) 41li

Les mesures sont effectuées en baie 8 (Oscilloscoope 760zi)  prétrig sur signal 10Hz (C1)  (output DEG4 sdc) puis déclenche
sur 500Ri (C2) pour une meilleure stabilité de lecture et de mesure
Entry   VC, ND; Test programme CPLD linac_scan_freq_good_trigs_range_2kHz_step_10Hz_fring_500_250.pnglinac_scan_freq_good_trigs_range_2kHz_step_40Hz_fring_500_0205.pnglinac_scan_freq_good_trigs_range_2kHz_step_40Hz_fring_500_019.pnglinac_scan_freq_good_trigs_range_2kHz_step_40Hz_fring_499_9905.pnglinac_scan_freq_good_trigs_range_2kHz_step_40Hz_fring_500_100.png
8H15 démarrage chiller et modulateur

9H30 Ronde pour fermer la casemate

9h36 Trig
Entry   VC, ND; Intervention synchro 
Objectif: test du nouveau code CPLD.

- Un montage avait été installé sur le système de synchro entrainement une modulation d'amplitude de certains
signaux. Nous l'avons retiré.
Entry   Entered by Vincent Chaumat from 134.158.76.115 on Fri Nov 24 14:12:25 2023; Liste des signaux de synchro et de cables utilisés 
distribution du systeme entre baie 8 baie 9 et sous systeme

https://atrium.in2p3.fr/c3aa1ee8-ef12-47c6-b9f0-25641bf71744

 
Entry   VC; Cablage 500MHz li +mixer500li 500ri 
Le 500MHz Li entre baie 8 et 9 passe par le cable heliax 90358

baie8-E7  baie 9-D1

 
Entry   VC,ND; Test synchro 
Test synchro dont changement de frequence.

Le systeme de génération du timing (programme CPLD 33li*33Ri (delay ligne)  33ri*41li  41li)

A 500.02MHz, il y a 16% des coups qui sont manques.
Entry   KD; puissance 500MHz RI 
Aujourd'hui la puissance envoyé par le synthé 500MHz RI était trop faible (-15dbm au niveau de l'ampli RF). Alors que tous
l'affichage était correcte (freq: 500.25MHz, puissance 18dbm) 

Nous avons éteins et redémarré le synthé et la puissance nominal est revenu (20dbm au niveau de l'ampli RF).
Entry   VC, ND; Test changement de frequence 
La frequence de l'anneau a ete changee pour voir le comportement a 500.02MHz.

Mesures a continuer vendredi.

L'anneau a ete remis a 500.25MHz et le rigol a 33.35MHz
Entry   Entered by Vincent Chaumat from 134.158.76.115 on Thu Oct 26 17:00:50 2023; Schéma de synchro au 26-10-2023 Synoptique_synchro_2023-octobre.pptx
le cablage de la synchro en baie 9 a été 'mis au propre" conformément au schéma ci joint

Dans l'état, le jitter entre les 2 500Li et Ri mesuré en baie 8 est de 7 ps Sdev et 22ps FW10% (sur 1mn)

la mesure est aussi faite en baie 9 à travers un mélangeur (Wac3-ch3) (l'étalonnage amplitude /temps en sortie de mélangeur
Entry   Entered by Nicolas Delerue from 134.158.195.143 on Thu Oct 26 16:16:39 2023; Routage pickup cavite RF => WAC3 
Pickup cavite RF puissance incidente <=> Panneau 91501 A1 <=> Baie 9, E2 <=> Baie 5, WAC3, voie 4
Entry   ND,VC; Signaux synchro sur WAC3 
Les signaux synchro sont sur ER/CA/RAC.05-ELR.01-WAC.03

Ch7: 500MHz Linac

Ch6: 500MHz Anneau
    Reply   ND,VC; RE: Signaux synchro sur WAC3 et WAC1 
WAC3:

Ch1 debranche

Ch3 = Melange pickup cavite RF, 500MHz RI
Entry   VC; Mesure jitter 5000MHz 
La mesure du jitter en les 500Li et Ri est de 7ps Sdev (22ps FW10%)

(les mesures anormalement hautes du début de semaine étaient dues à une érreur de parametrage de la mesure, seuil 
dT@level en relatif )
Entry   VC, ND; Mesures dephaseur phase_shifter-33MHz0.png
Mesure du dephasage par les dephaseurs, cf images jointes.

Dans la config actuelle le dephaseur 33MHz n'influe pas sur la valeur du mixage des deux 500MHz.

===
ELOG V3.1.4-395e101