- Remis programe CPLD 13 septembre 2023: 33x33 clck 33x41 clck41; delai externe (ligne à retard)

- Suspicion de problème sur un câble SMA transportant le 41MHz.

- Changement de frequence du synthe linac: passage à 2998.54998MHz (sur le synthe mettre 2998549980.0045Hz).

- Nouvelle fréquence de comparaison F_linac/6/15= 33.317222MHz (33Li)

- Nouvelle fréquence laser photocathode F_linac/6/12= 41.646 527 5MHz (41Li)

-Image jitter17oct--00001.jpg: 41li = Oscillateur laser Photocathode; mesure jitter.

-Image jitter17oct--00003.jpg: 41li = Generateur tektro; mesure jitter.

- jitter17oct--00005.jpg: Jitter sur le 50Hz; Nombre de coups à +/-500us 9734/10000.

Image jitter17oct--00007.jpg: 41li = Oscillateur laser Photocathode; mesure jitter. Longue durée.

===

Bilan:

Le système est fonctionnel. Le jitter observé entre les deux 500MHz est inférieur à 10ps sdev à court terme. Une petite dérive lente entre les deux 500MHz a été observée (moins de 1ps/minute).

Le 41MHz linac est pris sur le signal photocathode.

Acquisition en cours sur 192.168.229.21

Voie 1: Trig

Voie 2: 33MHz CFP (simulé)

Voie 3: 500MHz Ri

Voie 4: 500 MHz Li

Routage 500MHz Li: Baie 8 B1 <=> Baie 38 A6 <=> Baie 38 A3 <=> Baie 9 C5

* En baie 9: Signal géné 33MHz divisé en 2 et envoie vers scope et baie 8. Le signal provenant de la CFP et le déphaseur ne sont plus utilisés.

* En baie 8: Entrées du mélangeur 8MHz x 8MHz remplacées par 33,xMHz CFP (simulé par un géné) et 41MHz Laser * 4/5 = 33,317222MHz. Ci après noté 33x33.

===

Frequence synthe Linac changée!!!! pour division entiere 2998.53 = 33.317 * 90

Obsrvation de sautes sur le 33MHz CFP. Cf Vidéo https://photos.app.goo.gl/a1MDU9EUsJt8mx5G9

===

Changement du programme CPLD. Nouveau programme: 26/9/2023, une seule bascule D=33x33, Clk=41MHz.

On observe que le 33MHzCFP saute sur 5 positions possibles.

Les 500MHz bougent l'un par rapport à l'autre, 2 phases possibles.

FW10% = 54ps entre les deux 500MHz. sdev: 12ps

Utilisation du 33MHzli comme clk dans le cpld.

C'est stable!

sdev=18ps, FW10%=76ps

===

Freq synthe linac remise a 2998.55MHz.

Freq Gene remise à 33.3172222MHz

==

ci joint une capture d'écran des jitters:

C1(jaune) 500MHz ring C3(bleu) 33ring

C4(vert) 500MHz Linac  C2(rouge) 41 Linac

Jitter entre les 500MHz 18ps sDev (76 FW10%)

Signal de l'une des électrodes de RI-C1/BPM.03 remonté via le câble BPM spare 46037 jusqu'au panneau 90526 en baie 5. Probablement sur la voie A6 (à vérifier), puis envoyer par cordon BNC sur le scope en baie 9.

Routage possible pour le 500MHz Linac: Baie 8 voie B2 <=> Baie 38 voie A7

Version CPLD: 8x8:33x41=>41(reset sur 2 front de 41)

Bruit mesuré entre les deux 500MHz: 42ps sdev / 170ps fw10%.

Le déphaseur 33MHz a été installé. Il est piloté par ER/CA/RAC.05-API.AO1/AO7

Nom proposé:

ER/SY/RAC.09-DEP.01

lui même composé de deux déphaseurs:

ER/SY/RAC.09-DEP.01-DEP.01

ER/SY/RAC.09-DEP.01-DEP.02

La phase RF anneau par rapport à la synchro est maintenant contrôlé par ER/CA/RAC.05-API.AO1/AO6 et ER/CA/RAC.05-API.AO1/AO7 qui donnent chacun un déphasage de 210 degres en allamnt de 0 à 10V.

Un DS sera ajouté prochainement.

Le probleme de bruit semble regle. Dephaseur reinstalle.

Le problème de bruit persiste. Le déphaseur a été retiré jusqu'à jeudi.

Le déphaseur piloté à été remis dans la chaîne allant de la source RF anneau à la cavité.

Pour l'instant il n'est pas alimenté.

Des mesures de bruit et des tests de pilotage auront lieu jeudi.

L'insertion des déphaseurs 500MHz a causé du bruit sur le signal envoyé à la cavité RF. Cf copies d'eçran ci-joint avec les déphaseurs alimentés et non alimentés.

Hypothèse à tester: bruit en provenance de l'alimentation 10V.

Le bouton "phase scan off" a ete ajoute sur l'IHM phase.py (faire un git pull pour recuperer la nuvelle version)

Branchement temporaire

Canal 4 du DEG2 => E2 panneau de brassage synchro => cable 90382 => port A2 panneau FBT

Un bouton pour connaitre l'etat des synthetisers de la synchro a ete ajoute dans la partie synchro de PlateformeIHM.

Le generateur DEG-3 [diag] etait partiellement plante (plus de reponses a certaines commandes).

Il a ete redemaree et reponds a nouveau normalement.

Alignement laser :

position iris :
- X: 5.985 mm
- Y : 3.552 mm

Phase Qmax : 362°

Charge phase avec iris @3mm

IHM des reglages des retards des éléments.

data/Shared/Interfaces/panneaux/Synchro/

ipython ep_delays.py

attention ne pas changer les largeurs des signaux

L'ajout du 16MHz anneau est nécessaire pour la synchro.

La modif est effectuée dans le chassis TriggerBox (baie 8) => sur la carte CPLD l'entrée IN2 (initialement mélange 3GHz linac - 125MHz ring) devient le 16MHz ring

la connection entre la baie 9 et la baie 8utilise le cable 90359 Baie9-D2 Baie-E8 (anciennement 10MHz

Résultats:

mesure effectuée entre le 125MHz anneau et une voie de timing du DG1

sur 1mn le jitter entre les signaux RF (500MHz ring 3GHz anneau et leurs sous-multiples) est de l'ordre de 110ps Sdev 

sur 40mn la largeur à 1% est inférieure à 600ps et la dérive de la valeur moyenne est de l'ordre de 300ps

l'ensemble des données est contenu dans un jitter inférieur à 1ns

*RST
SOUR:POW:POW?
-30
SOUR:POW:POW?  
-30
FREQ:CW?
1000000000
FREQ:CW 2998550000
SOUR:POW:POW 18
SOUR:POW:POW?
18
FREQ:MODE?
CW
OUTP?
0
OUTP ON
OUTP?
1
 

Exemple:

FREQ:CW?
2998550000
 

SOUR:POW:POW?
18