Vincent; synchro ep anneau
|
IHM des reglages des retards des éléments.
data/Shared/Interfaces/panneaux/Synchro/
ipython ep_delays.py |
|
Entered by Super Team from 134.158.195.141 on Wed Oct 18 17:39:42 2023; shift du 18 octobre 2023
|
Le programme CPLD a été modifié puis remis à (33x33 ==> 33x41 ==> 41MHz avec ligne à retard externe) aujourd'hui
Un ampli a été ajouté sur la voie du 33MHz puis enlevé
Ajout d'un pickup sur le 500MHz envoyé à la cavité CFP |
|
VC; réglage DEG4 --> DEG1
|
Gen4, voie 1 => Gen1,voie2, RF Gun
Gen4, voie 2 => Gen1,voie3, Laser
Gen4, voie 6 => Gen1,voie4, RedPitaya |
|
KD; puissance 500MHz RI
|
Aujourd'hui la puissance envoyé par le synthé 500MHz RI était trop faible (-15dbm au niveau de l'ampli RF). Alors que tous
l'affichage était correcte (freq: 500.25MHz, puissance 18dbm)
Nous avons éteins et redémarré le synthé et la puissance nominal est revenu (20dbm au niveau de l'ampli RF). |
|
VC; procedure fréquence
|
dossier panneau\synchro (cdi)
./ring_frequency.py --help (voir le mode de fonctionnement)
./ring_frequency.py --freq "value" (choisi que des fréquences possible pour la div par 15) |
Entered by Alexandre Moutardier from 134.158.195.144 on Mon Oct 18 14:36:58 2021; pB taux de répétition machine 
|
pB de taux de répétition des signaux de déclenche:
Dans l'IHM le taux de répétition est de 5Hz pour les diags (code décimal 12 )
La relecture de l'automate est conforme au tableau des fréquences (lien code fréquence:https://atrium.in2p3.fr/5da11240-159f-4d7f-ae2e-ba87cd5ed733) |
|
VC; mesure synchro
|
démarrage mesure stabilité de "phase" longue durée (100K pts 10Kpts environ 20mn)
freq Ring 500.25MHz
500li*500ri |
|
VC; frequency linac
|
| La frequence linac est passée à 2998.55MHz |
|
Entered by vincent.chaumat from 134.158.195.144 on Tue Oct 19 14:12:56 2021; frequence DG3
|
La fréquence des signaux de déclenches du DG3 (diag ) est conforme à celle de l'IHM en salle de controle:
Une des voies (ch16) avait un retard supérieur à la période du 5Hz interdisant un fonctionnement correcte du générateur
de retard. |
|
Entered by Super Team from 134.158.195.141 on Wed Oct 27 16:26:02 2021; décalage délais
|
Décalage de tous les délais de 100us effectué par Alexandre M.
Cela permet de trigger les caméras avec les ~ 70us d'avance. Caméras linac et photoCathode, réglées à
0 dans l'IHM des retard. |
|
Entered by Moutardier Alexandre from 134.158.195.144 on Fri Oct 29 10:47:58 2021; décalage de "seulement" 40µs
|
Suite a un oublis de sauvegarde de la configuration décalé de 100µs, et un redémarrage du ds sim, il a fallu refaire les décalage
de retard.
Nicolas trouvant que 100µs était trop, j'ai cherché le minimum de retard possible pour avoir un signal sur la caméra |
|
Entered by Nicolas Delerue from 134.158.195.143 on Tue Oct 13 12:23:01 2020; addresse IP reglee; Pb IHM
|
Bonjour,
J'ai mis les bonnes adresses IP sur les generateurs de retard et tout teste. Cela fonctionne.
Par contre le DS n'est pas demarre donc l'IHM ne fonctionne toujours pas. |
|
Entered by Nicolas Delerue from 80.119.21.73 on Fri Jun 11 09:43:33 2021; Updated interface
|
| The timing interface has been updated to provide a wheel editor for the variables. A git pull is necessary to get the interface. |
|
Entered by Nicolas Delerue from 134.158.195.144 on Fri Feb 4 15:25:32 2022; Trigger RDPY etait sur SSE
|
Le trigger de la voie 14 du generateur 3 (diags) qui correspond a une redpitya etait sur SSE (tir unique). Il a ete remis sur EXT (mode normal avec declenchement
externe). |
|
Entered by Nicolas Delerue from 80.119.21.73 on Tue Jan 4 15:26:37 2022; Tous les DEG avaient été réinitialisés...
|
Tous les DEG avaient été remis à zéro... Peut-être qu'une interface synchro était ouverte au moment où
le DS a été rechargé?
J'ai remis la config 6. |
|
VC,ND; Test synchro
|
Test synchro dont changement de frequence.
Le systeme de génération du timing (programme CPLD 33li*33Ri (delay ligne) 33ri*41li 41li)
A 500.02MHz, il y a 16% des coups qui sont manques. |
|
VC, ND; Test programme CPLD
|
8H15 démarrage chiller et modulateur
9H30 Ronde pour fermer la casemate
9h36 Trig |
|
VC, ND; Test changement de frequence
|
La frequence de l'anneau a ete changee pour voir le comportement a 500.02MHz.
Mesures a continuer vendredi.
L'anneau a ete remis a 500.25MHz et le rigol a 33.35MHz |
|
Entered by chaumat vincent from 134.158.88.158 on Tue Jan 7 09:32:54 2020; Test ELog synchro
|
| Test du 7 01 2020 pour la connexion au EloG synchro |
|
Entered by Moutardier Alexandre from 134.158.195.142 on Fri Feb 4 15:35:36 2022; Test AcqAttrManager
|
DS AcqAttr mannager démarrer correctement.
Générateur de retard Diag : Voies T6, T7, T8 (WAC) mise en SSE
-> Tir sigle shot sur le géné nécéssaire au début |