Changement de recette, vous avez probablement chargé une recette antérieure au décalage en temps de la machine.

Est-ce que le problème de fréquence de déclenchement est apparu avant ou après le chargement de la mauvaise recette?

mean x 5408.59 µm    +/- 43.57 µm
mean y 3795.02 µm    +/- 72.01 µm
FWHM x 1366.36 µm    +/- 224.27 µm
FWHM y 1067.74 µm    +/- 142.65 µm

Je viens de recharger la bonne recette.

* Sauvez-la dans le fichier qui vous convient.

* Prévenez-moi si le problème des fréquences de déclenchement incorrectes persiste.

mean x 5408.59 µm    +/- 43.57 µm
mean y 3795.02 µm    +/- 72.01 µm
FWHM x 1366.36 µm    +/- 224.27 µm
FWHM y 1067.74 µm    +/- 142.65 µm

Pour redémarrer le DS Sim.SY/DEG.sim :
/data/shared/DS_CALC/launch_ds_gene_retard.sh &

(Comment démarrer Sim.SY/DEG2.sim ?)

MAUVAIS REPERTOIR !!!

Pour lancher les 2 DS il faut faire :

cd /data/shared/tangoscripts/DeviceServer/DS_CALC/Synchro/
./launch_ds_gene_retard_loc.sh

AM

12h38 : Mise en chauffe de la machine (modulateur, chiller, laser)

==> mise en place de la version du 27/09 dans le CPLD pour la synchro. Trig régulier mais jitter entre les deux 500MHz de 35 ps (RMS) et 160 ps (P-P).

17h30 : arret machine

Programme : 

* Redemarrage de la machine

      -> charge eviron de 200 pC à 310mm de attenuateur et 1.3mm ouverture iris

             * Energie max : 155° (phase canon), 100pC à 530mm atténuateur laser, position [H;V] = [5.24 mm, 2.91mm]   

* verification du trig Klystron

  -> pas de probleme de klystron visible. Le faisceau est pas mal "bruyant", il saute sur les écrans

* élaboration d'une recette pour injection dans l'anneau

   -> faisceau transporte jusqu'a l'écran TL/SST.03 ==> le faisceau est très décalé sur la droite (meme avec la recette precedente le faisceau est décalé "all_20230825_16_57_06")

   -> recette sauvegardé : "all_20230927_17_10_22"

à finir au moment de l'injection de demain

Le timing du laser et de la RF sont réglés.

Une recette (20211001_1631-sync_premier_faisceau.xml) a était sauvé.

Sur un enregistrement de 70 000 s , il n'y a aucun coup manqué sur le timing linac avec une sdev = 11 ms

17:52: Connexion à distance pour intervention sur IHM retards déclenchement

17:52: Connexion à distance pour intervention sur IHM retards déclenchement

Device sim/sy/deg.sim is not exported (à cause de la panne de client3) => verification des modifs impossibles...

18:55 Fin de l'intervention et deconnexion (code modifié mais non poussé dans git à cause de la panne de client3)

Réglage des largeurs d'impulsion pour les kickers d'injection:

GENERATOR_2_CHANNEL_1: 'Ring pulsed injection'
GENERATOR_2_CHANNEL_2: 'Ring pulsed extraction'
GENERATOR_2_CHANNEL_3: 'Ring pulsed septum'

ATTENTION CES VALEURS NE DOIVENT PAS ETRE CHANGEES SOUS PEINE D'ENDOMMAGER LE MATERIEL!!!!!!

La frequence des diags etait reglee a 0.1Hz et le scope de la salle de controle se declenchait sur les diags. C'est pour cela que le scope se declenchait toutes les 10s.

Les signaux en salle de controle ont une longueur de 10ms mais ceux distribues ont les largeurs demandees (20us et 10us respective,ent pour les signaux klystron)

J'ai verifie les reglages des signaux de declenchement du Klystron (generateur 1, canaux 9 et 10). Nous sommes aux memes reglages (retard, amplitude et largeur) que dans la recette du 17/11.

Nouvelle recette synchro par défault enregistré : 20220201_reference.xml

A tester en faisceau dans la journée.

Ne pas en utiliser d'autre !
 

Nous avons déployé un déphaseur 500MHz vers la cavité Fabry Pérot (180° de phase)  ER/CA/RAC.05-API.AO1/AO6

Un déphaseur 33MHz est déployé sur le 33MHz ri  ER/CA/RAC.05-API.AO1/AO7

le systeme est revenu à un seul synthé coté Ring

le programme CPLD (sychro 500MHz OK) 33*41 1 coup /5 est chargé

le jitter entre les 500MHz Li et Ri est de l'ordre de 15ps sDev  (très grand pour cette configuration)

le jitter entre le 41.6MHz li et le 500MHz li est mesuré à 10ps sDev en entrée du chassis synchro (c'est beaucoup trop) ==> à vérifier

Objectif: Test nouveau code CPLD

14:44 Mise en chauffe modulateur

Le code semble fonctionner => tests avec modulateur

15:44 Trig

De nombreux coups manqués. Il va falloir augmenter la largeur des portes echantillonant le 33MHz et le 41MHz. Le nombre de coups manqué est le même à 500,250MHz et à 500.002MHz.

16:50 arrêt

8H15 démarrage chiller et modulateur

Mesure synchro, cf https://elog.lal.in2p3.fr/THOMX/Synchronisation/76

Mesures utilisant la redpitaya ER/CA/RAC.17-ELR.01-RDP.04.

On voit régulièrement des arrêts de 8 secondes (ou 16 secondes) dans les données envoyées par la RDP.

16h36: Arrêt

Suite discussion avec Jean-Boel et Vincent, la frequence linac a ete remise a 2998550000Hz (nominal).

La frequence anneau est inchangee a 500.250000 MHz

Les frequences peuvent etre verifiee dans PlateformIHM / Synchro / Synthetiser status

Un git pull a ete effectue dans le cadre de la mise a jour des codes de synchro.

La synchro a été testée ce matin:

Il y avait effectuvement un pB de faux contact qui empechait la synchro de fonctionner.

Pour ce qui est de l'interface Fréquence Synchro:

le choix des fréquences fonctione... il est un peu récalcitrant... il faut parfois valider (bien cliquer sur le choix dans le menu déroulant) plusieurs fois les fréquences  de gauche à droite (de mémoire modulateur , linac, ring, diag,)

Les fréquences 25 10 5 hz sont dispo pour le linac

mise en chauffe machine  => synchrro OK
=> frigo en marche => synchro OK
=> chiller en marche => synchro OK
=> alim linac en marche (I=0A)=> synchro OK
=> alim linac en marche (I = nominale) => synchro OK
=> alim TL en marche (I=0A)=> synchro OK
=> alim TL en marche (I = nominale) => synchro OK
=> alim RI-C1 en marche (I=0A)=> synchro OK
=> alim RI-C1 en marche (I=1A ou nominale)=> =PB Synchro apparait!!!
=> extinction Steerer RI-C1+dipole RI-C1-DP.01 => SYNCHO OK
=> extinction Steerer et QP  RI-C1 => Synchro OK
=> extinction RIC1-C2 SP03 => Synchro OK
=> extinction RIC1-C2 SP01 => Synchro OK
=> extinction RIC1-C2 SP02 => Synchro OK

dipole RI-C1-DP.01 perturbe la synchro quandcourant est à I=236A  (c'est reproductible)  (236A était la valeur enregistrée)

démarrage de toutes les alims (avec une recette anneau) sauf RI-C1-DP.01 => synchro OK

Le pb apparrait progressivement quand on augmente le courant (plutot régulier à partir de 200A) 

On va prendre un cafe et ensuite on va redemarrer la machine

Au redemarrage le probleme reapparait quand on met du courant dans dip_TL.

Test de toutes les alims dipole

Le pB synchro semble en fait lié aux courants délivrés par toutes les alims des dipoles (cf les screenshots des signaux sur bpmLI)
Je pense qu'il est beaucoup plus visible et frequent avec les dipoles ANNEAU car les 8 s'allument en meme temps

Test de l'alim SOLENO : idem probleme de synchro quand on va a fort courant (cf screenshot SOLENO)

Le dernier screenshot c'est :
Soleno OFF et tous les dipoles OFF sauf le EL_DP01 (qu'on ne peut pas eteindre sinon on n'a plus lautorisation de tir)

Rappel:

la fréquence de l'anneau doit etre modifiée avec l'insterface RING RF cavity :

Ring RF doit etre divisible par 15 à 5 chiffres après la virgule (cela fait des pas de 150Hz sur le 500MHz)    c'est la limite du matériel qui sert pour la synchro (toutes les solutions de fréquence ne répodant pas à cette limite  ne sont pas des solutions viables pour la machine)

en cas de changement de fréquence il faut vérifier que le timing (répétion de la marchine 25 10 ou 1Hz )soit stable sur l'oscilloscope .

si ce n'est pas le cas il faut changer la phase du générateur Rigol 33MHz avec le script (commande)   ./phase_shifter_rigol.py --phase "value"  (value = nombre)  (dans panneaux/synchro)

si cela ne fonctionne pas (pas de solution timing stable ) prévenir l'équipe synchro

Fréquence Ring actuelle 500.09595 MHz  =>  /15=  33.33973MHz